23 Temmuz 2013 Salı

VHDL PROGRAMLAMA

05:00  

FOR DÖNGÜSÜ

Bu makalede size VHDL Programlamada for döngüsünden bahsedeceğiz...


For Döngüsü 
Sıralı Bildirimi---- ---- Kullanılan>Süreç
Fonksiyon
Prosedür
Sözdizimi
  optional_label: for döngüsü aralık parametreler
  sıralı ifadeler
 end döngü etiket;


Kurallar ve Örnekler

For Döngüsü belirtilen aralık türüne alır bir döngü parametresi tanımlar. Örneğin, aralık 0 ila 3 bir tamsayı anlamına gelir:
  
process (A)
begin
 Z <= "0000";
 for I in o to 3 döngü
  if (A = I) then
   Z(I) <= '1';
  end if;
 end loop;
end process;
Bu 'yüksek,' düşük ve 'aralığı olarak özellikler de for döngüsünde bir bir yineleme tanımlamak için kullanılabilir:
process (A)#
 variable TMP : std_ulogic;
begin
 TMP := '0';
 for I in A'low to A'high döngü
  TMP := TMP xor A(I);
 end loop;
 ODD <= TMP;
end process;


Aralığı bir sayısı sabit tür örneğin, herhangi bir ayrık aralığı olabilir:
  tipi İLKÖĞRETİM (KIRMIZI, YEŞİL, MAVİ) 'dir;
 tipi RENK tamsayı aralığı 0 ile 255 DİZİ (İLKÖĞRETİM) 'dir;
 - Diğer ifadeleri
 MUX: süreci
 begin
 for SEL in PRIMARY loop
  V_BUS <= VIDEO(SEL);
  wait for 10 ns;
 end loop;



end process MUX;;

Döngü parametresi ilan edilmesi gerekmez: dolaylı olarak döngü içinde ilan edilir. Bu döngü içinde değiştirilemez:
 
for I in 1 to 10 loop
 if (REPEAT = '1') then
  I := I-1; -- Illegal
 end if;
end loop;

Sentez Sorunlar
For döngüsü sağlayan sentezi için desteklenir:
  1. Döngü aralığı (yani yineleme belirli sayıda ima) statik ve
  2. Döngü hayır bekle ifadeleri içerir.

0 yorum:

Yorum Gönder